1．引言

    高速數據傳輸系統設計的關鍵是主機接口卡的設計與實現。傳統的做法是采用分立元件，由若干個模塊構成。大多數的設計都類似于如下結構[1]：接口的主要功能模塊包括光電信號轉換接口（O/E和E/O）、串行化和解串行化模塊(TX和RX)、數據緩存F I F O 、c PCI 控制器和可編程邏輯模塊(FPGA或CPLD)或DSP。各模塊中O/E和E/O 實現光纖通道串行光信號和串行電信號之間的相互轉換。TX和RX 實現將串行電信號和并行電信號的相互轉換功能。F I F O 主要實現光纖通道和cPCI 之間信號的緩沖。cPCI 控制器實現FIFO 輸出的信號與32 位標準cPCI 信號的轉換。FPGA或CPLD 負責各模塊之間的時序協調和傳輸控制。分析以上方案可見，各模塊功能都是由分立芯片完成的。這樣各芯片間的互連勢必會影響傳輸速率，也將使PCB板的布局布線變得復雜，使傳輸延時增大，進一步降低傳輸速率。而隨著FPGA(Field Programmable Gate Array)技術的不斷發展，其容量、功能、可靠性以及響應速度都在不斷的提高。用一片FPGA完全可以實現計算機與光纖通道之間的數據傳輸與處理。鑒于此，本論文的設計將用一片FPGA來實現串行信號與并行信號的相互轉換、數據緩沖以及時序協調和傳輸控制等以前用分立元件實現的功能。

2．系統原理及實現

    本系統由兩臺PC機、兩塊接口卡及一根光纖組成。系統設計關鍵是基于cPCI總線的接口卡。接口卡采用標準的3U板設計，由總線控制器芯片、可編程邏輯控制器、光電轉換驅動器等組成。其結構框圖如下圖所示。（略）
    本系統設計的目的是應用于雷達數據的傳輸，主要解決點對點的數據傳輸問題。為了高速、可靠的傳輸雷達信號，決定采用光纖作為傳輸媒介，充分利用光纖傳輸損耗小、抗干擾能力強、傳輸速率高等優點。其工作流程是這樣的：發送端PC機通過cPCI接口將要發送的數據送入FPGA，FPGA對數據信號進行驅動并實現數據緩沖、并串轉換等所必需的信號處理過程后形成串行信號，串行電信號經電光轉換器轉換成串行光信號送入光纖進行傳輸。在接收端，經光電轉換器將光信號轉換成串行電信號送入FPGA，FPGA對數據信號進行驅動并實現串并轉換、數據緩沖等所必需的信號處理過程，然后通過cPCI接口進入PC機進行存儲以待分析處理。設計主要分為硬件設計和軟件設計兩部分。

一、硬件設計部分

    籠統來說，本設計主要是要完成主機接口的實現。主機接口是實現高速數據傳輸和數據存儲的一個關鍵環節。主要完成高速數據流的信號轉換，實現數據在主機上的存儲，同時減少CPU對存儲過程的干預。CompactPCI簡稱cPCI，是國際PICMG協會于1994年提出來的一種總線接口標準。它的出現解決了多年來電信系統工程師與設備制造商面臨的棘手問題：將VME密集堅固的封裝和大型設備的極佳冷卻效果以及PC廉價的易采用具有最新處理能力的芯片結合在一起，既保證99.999%的高可靠度，又降低硬件和軟件的開發成本。因此希望通過cPCI總線利用DMA方式完成數據的傳輸與存儲。由圖1知，接口的主要功能模塊包括電光（光電）信號轉換模塊、可編成邏輯模塊FPGA和cPCI總線接口模塊。接口各模塊中，O/E和E/O實現光信號與電信號的相互轉換。FPGA實現幾乎所有的信號處理工作，比如實現數據的串行、并行轉換與最終通過光纖進行數據傳輸；實現FIFO功能進行信號緩沖，在高速數據傳輸中緩存是很重要的，它協調了數據發送端和接收端之間的數據傳輸速度，防止由于數據流速度的波動導致傳輸的失敗；實現各模塊之間的時序協調和傳輸控制等。cPCI總線接口卡實現FPGA輸出的信號與32位標準cPCI信號的轉換，通過DMA方式實現cPCI總線到主機的數據存儲。主要的研究與設計重點在cPCI總線接口模塊、可編程邏輯模塊FPGA和光電轉換模塊。

（1）cPCI總線接口模塊

    目前，cPCI總線接口的設計與PCI接口的設計一樣，一般采用兩種方案，即可編程邏輯器件和專用總線接口器件。可編程邏輯器件是根據PCI協議在FPGA或CPLD中實現PCI總線接口控制器，但是由于PCI協議的復雜性，使得開發難度大，周期長，而且很難在短期內達到系統穩定，這種方法比較適合于大批量生產的情況。對于一般的開發者來說，大都采用現成的PCI接口器件。這類專用接口器件具有較低的成本和通用性，能夠優化數據傳輸，提供配置空間，具備用于猝發傳輸功能的片內FIFO等，是一種省時省力的方案。這類專用芯片有很多，如PLX公司的PCI總線目標接口器件PCI9052、PCI9054，PCI9056，AMCC公司的S5933等。由于cPCI總線的時鐘頻率是66MHz，數據寬度為32位，故本設計中選用PLX公司的專業總線接口芯片PCI9056作為總線接口控制器，它符合PCI2.2規范，是32位、66MHz的PCI總線主控I/O加速器，適用于通用的32位、66MHz的局部總線設計，局部總線猝發速度可達264MB/s，支持DMA通道，FIFO緩沖區大，是一款性價比比較高的芯片。它的本地總線可為三種模式：M模式，C模式和J模式，可利用模式選擇引腳加以選擇。本設計選用C模式，即32位的地址/數據總線非復用。

（2）可編程邏輯模塊FPGA。

    FPGA選用了altera公司Stratix GX系列的EP1SGX10CF672[2]。Stratix GX器件系列是Altera第二代基于收發器的FPGA系列，為需要高達3.125Gbps數據率的應用提供了一條低風險的實現方式。Stratix GX千兆位收發器功能塊是嵌入式收發器功能塊，它具有四個全雙工通道，使用時鐘數據恢復（CDR），傳輸速率高達3.125Gbps。每個通道具有實現數據恢復/傳送、串行/解串、解碼/編碼和同步處理等不同階段的專用電路。同可編程邏輯結構的無縫接口確保了可靠的數據傳輸、最大數據吞吐量和簡化的時序分析。它兼容光纖通道、串行Rapid I/O等接口協議，集成8b/10b編解碼器。本次設計主要使用了其8b/10b編解碼模塊及光纖通道協議。另外，這款芯片內部含有PLL，且其內部FIFO緩沖區比較大。正是由于該系列芯片功能、容量以及響應速度的大幅度提升，使得一片芯片完成多個分立芯片的功能成為可能，進而提高系統的數據傳輸速率。

（3）光電轉換模塊

    光電轉換驅動器選用了Infineon公司的V23818-M305-L57。這款芯片數據速率高達2.215GBd，兼容光纖通道協議，具有良好的EMI性能。由于該芯片差分輸出信號的電平是PECL或LVPECL的，而后面FPGA的高速串行收發器的差分接收信號電平是PCML的，兩種接口標準的共模電壓不同，所以要采用AC耦合電路來完成兩種電平的轉換。耦合電容的選擇既不能太大也不能太小。如果太大，將嚴重減緩信號的傳輸速度，且由于充放電時間過長，對快速變化信號的響應將變得很壞；如果太小，將改變線路的阻抗特性，增大衰減。綜合考慮這兩種要求，耦合電容的容值在0.01μF比較適當。外部DC偏置電路可以省去，因為Stratix GX器件的高速收發器輸入管腳內置的有DC偏置電路，所以所需要的共模電壓會在器件內部產生。

二、軟件設計部分

    接口卡的軟件設計主要包括兩個部分，一個是FPGA控制程序的編寫，一個是板卡驅動程序的編寫。以下本文主要就接收端FPGA控制程序的編寫加以詳細論述。正如前面所述，FPGA主要完成時序協調和傳輸控制，以及數據流的串并轉換和緩存。整個系統的控制采用有限狀態機[3]。狀態機的狀態轉換以及各個狀態下信號的處理完全依據PCI9056的Local端到PCI端的DMA傳輸時序圖。
轉換流程分為3個狀態：idle ，prel，dma_read。idle為空閑狀態，上電復位后首先進入此狀態，在此期間總線無任何操作，只是不斷檢測ADS#信號，一旦檢測到這個信號有效，就進入下一個狀態。prel是一過渡狀態。根據PCI9056的DMA傳輸時序圖可知，每次一個新的總線接入有效（即ADS#有效）后的第一個數據會持續兩個時鐘周期（其后的數據持續一個時鐘周期），其中，第一個時鐘周期并不采集數據，而只是使從設備準備好信號（即READY#）有效，第二個時鐘周期才開始采集第一個數據。所以，此過渡狀態主要是使READY#信號在采集數據前一個周期有效。dma_read狀態期間執行從局部總線到cPCI總線的DMA操作，在每次時鐘的上升沿采集數據，直到突發長度內的最后一個數據，BLAST#信號有效，下一個時鐘周期，狀態機又回到空閑狀態，等待下一次傳輸的開始。對數據的處理是按照數據的流向逐步完成的[4][5]。首先經過OE轉換的串行數據進入FPGA，經由FPGA內部的串行高速收發通道完成解碼及第一步的串并轉換，這時由1bit串行數據變為8bits并行數據；其次由于cPCI局部總線數據線寬度為32位，所以第二步的串并轉換要完成8bits數據到32bits數據的轉換。其過程是，用4個8bits的D觸發器來連續鎖存輸入的8bits的數據，再用一個32bits的D觸發器來同時鎖存4個8bits的數據以形成32bits寬的數據輸出；最后為了對數據進行緩沖，完成數據速率的轉換，將數據存入一32位寬異步FIFO。該異步FIFO的寫時鐘是從串行數據提取出的隨路時鐘，讀時鐘是與總線控制器PCI9056的局部時鐘同頻的由板上提供的外部66M時鐘。            

3．總結

    本文作者的創新點在于用一塊高性能FPGA取代了傳統上采用分立元件設計高速傳輸系統的方法，從而簡化了電路設計，減少了元器件間的互連，不但節省了板卡的面積，而且極大的提高了傳輸速率。該課題基于實驗室承擔的項目，主要用于雷達數據的傳輸。設計指標要求采樣點數為16384，脈沖重復頻率(PRF)6K以上。基于此指標要求并行數據采樣時鐘頻率應不低于50MHz，這樣傳輸速率理論上可以高達200MB/s以上。實驗證明該系統的軟硬件設計是成功的。該點到點高速光纖數據傳輸系統不但適用于雷達數據的傳輸，同時在高速數據采集、遠程控制等方面也具有廣闊的應用前景。